Pesquisadores do MIT desenvolveram um chip de circuito integrado específico de aplicativo (ASIC), retratado aqui, que pode ser implementado em um dispositivo de internet das coisas para se defender contra ataques de canal lateral baseados em energia. Crédito: foto do chip cortesia dos pesquisadores, editada pelo MIT News
Rumo a uma defesa mais forte dos dados pessoais
Engenheiros constroem um chip de baixo consumo de energia que pode impedir que hackers extraiam informações ocultas de um dispositivo inteligente.
Um paciente com ataque cardíaco, recentemente liberado do hospital, está usando um smartwatch para ajudar a monitorar seus sinais de eletrocardiograma. O smartwatch pode parecer seguro, mas a rede neural que processa essas informações de saúde está usando dados privados que ainda podem ser roubados por um agente malicioso por meio de um ataque de canal lateral.
Um ataque de canal lateral busca coletar informações secretas explorando indiretamente um sistema ou seu hardware. Em um tipo de ataque de canal lateral, um hacker experiente pode monitorar flutuações no consumo de energia do dispositivo enquanto a rede neural está operando para extrair informações protegidas que “vazam” do dispositivo.
“Nos filmes, quando as pessoas querem abrir cofres trancados, elas ouvem os cliques da fechadura ao girá-la. Isso revela que provavelmente girar a fechadura nessa direção os ajudará a prosseguir. Isso é o que é um ataque de canal lateral. Ele está apenas explorando informações não intencionais e usando-as para prever o que está acontecendo dentro do dispositivo”, diz Saurav Maji, aluno de pós-graduação do Departamento de Engenharia Elétrica e Ciência da Computação (EECS) do MIT e principal autor de um artigo que aborda esse problema.
Os métodos atuais que podem impedir alguns ataques de canal lateral são notoriamente intensivos em energia, portanto, muitas vezes não são viáveis para dispositivos de internet das coisas (IoT), como smartwatches, que dependem de computação de baixo consumo de energia.
Agora, Maji e seus colaboradores construíram um chip de circuito integrado que pode se defender contra ataques de canal lateral de energia usando muito menos energia do que uma técnica de segurança comum. O chip, menor que uma miniatura, pode ser incorporado a um smartwatch, smartphone ou tablet para realizar cálculos seguros de aprendizado de máquina nos valores do sensor.
“O objetivo deste projeto é construir um circuito integrado que faça aprendizado de máquina na borda, para que ainda seja de baixa potência, mas possa proteger contra esses ataques de canal lateral para não perdermos a privacidade desses modelos ”, diz Anantha Chandrakasan, reitora da Escola de Engenharia do MIT, professora de Vannevar Bush de Engenharia Elétrica e Ciência da Computação e autora sênior do artigo. “As pessoas não prestaram muita atenção à segurança desses algoritmos de aprendizado de máquina, e esse hardware proposto está efetivamente abordando esse espaço”.
Os co-autores incluem Utsav Banerjee, um ex-aluno de pós-graduação da EECS que agora é professor assistente no Departamento de Engenharia de Sistemas Eletrônicos do Instituto Indiano de Ciências, e Samuel Fuller, um cientista visitante do MIT e renomado cientista pesquisador da Analog Devices . A pesquisa está sendo apresentada na Conferência Internacional do Circuito de Estados Sólidos.
Computação aleatória
O chip que a equipe desenvolveu é baseado em um tipo especial de computação conhecida como computação de limite. Em vez de ter uma rede neural operando em dados reais, os dados são primeiro divididos em componentes únicos e aleatórios. A rede opera nesses componentes aleatórios individualmente, em uma ordem aleatória, antes de acumular o resultado final.
Usando esse método, o vazamento de informações do dispositivo é aleatório todas as vezes, portanto, não revela nenhuma informação real do canal lateral, diz Maji. Mas essa abordagem é mais cara computacionalmente, pois a rede neural agora deve executar mais operações e também requer mais memória para armazenar as informações confusas.
Assim, os pesquisadores otimizaram o processo usando uma função que reduz a quantidade de multiplicação que a rede neural precisa para processar dados, o que reduz o poder de computação necessário. Eles também protegem a própria rede neutra criptografando os parâmetros do modelo. Ao agrupar os parâmetros em blocos antes de criptografá-los, eles fornecem mais segurança e reduzem a quantidade de memória necessária no chip.
“Ao utilizar esta função especial, podemos realizar esta operação pulando algumas etapas com menos impactos, o que nos permite reduzir a sobrecarga. Podemos reduzir o custo, mas ele vem com outros custos em termos de precisão da rede neural. Portanto, temos que fazer uma escolha criteriosa do algoritmo e das arquiteturas que escolhemos”, diz Maji.
Os métodos de computação seguros existentes, como a criptografia homomórfica, oferecem fortes garantias de segurança, mas incorrem em grandes sobrecargas em área e energia, o que limita seu uso em muitos aplicativos. O método proposto pelos pesquisadores, que visa fornecer o mesmo tipo de segurança, foi capaz de reduzir o uso de energia em três ordens de magnitude. Ao simplificar a arquitetura do chip, os pesquisadores também conseguiram usar menos espaço em um chip de silício do que em hardware de segurança semelhante, um fator importante ao implementar um chip em dispositivos de tamanho pessoal.
“Segurança é importante”
Ao mesmo tempo em que fornece segurança significativa contra ataques de canal lateral de energia, o chip dos pesquisadores requer 5,5 vezes mais energia e 1,6 vezes mais área de silício do que uma implementação insegura de linha de base.
“Chegamos ao ponto em que a segurança importa. Temos que estar dispostos a negociar uma certa quantidade de consumo de energia para fazer uma computação mais segura. Este não é um almoço grátis. Pesquisas futuras podem se concentrar em como reduzir a quantidade de sobrecarga para tornar essa computação mais segura”, diz Chandrakasan.
Eles compararam seu chip com uma implementação padrão que não tinha hardware de segurança. Na implementação padrão, eles conseguiram recuperar informações ocultas após coletar cerca de 1.000 formas de onda de energia (representações do uso de energia ao longo do tempo) do dispositivo. Com o novo hardware, mesmo depois de coletar 2 milhões de formas de onda, eles ainda não conseguiram recuperar os dados.
Eles também testaram seu chip com dados de sinais biomédicos para garantir que funcionariam em uma implementação no mundo real. O chip é flexível e pode ser programado para qualquer sinal que o usuário queira analisar, explica Maji.
“A segurança adiciona uma nova dimensão ao design de nós de IoT, além de projetar para desempenho, potência e consumo de energia. Este ASIC [circuito integrado de aplicação específica] demonstra bem que projetar para segurança, neste caso adicionando um esquema de mascaramento, não precisa ser visto como um add-on caro”, diz Ingrid Verbauwhede, professora de segurança de computadores e grupo de pesquisa de criptografia industrial do departamento de engenharia elétrica da Universidade Católica de Leuven, que não esteve envolvido com esta pesquisa. “Os autores mostram que, ao selecionar unidades computacionais amigáveis de mascaramento, integrando segurança durante o design, incluindo até mesmo o gerador de aleatoriedade, um acelerador de rede neural seguro é viável no contexto de uma IoT”, acrescenta ela.
No futuro, os pesquisadores esperam aplicar sua abordagem a ataques de canal lateral eletromagnético. Esses ataques são mais difíceis de defender, pois um hacker não precisa do dispositivo físico para coletar informações ocultas.
Este trabalho foi financiado pela Analog Devices, Inc. O suporte à fabricação de chips foi fornecido pelo Taiwan Semiconductor Manufacturing Company University Shuttle Program.
