Tout juste dans la foulée de l'acquisition de Tanzanite par Marvell Technology, les dirigeants s'exprimant lors d'un événement JP Morgan cette semaine ont offert un aperçu de sa feuille de route pour le calcul du lien express (CXL).
"C'est le prochain facteur de croissance, non seulement pour le stockage Marvell, mais pour Marvell dans son ensemble", a déclaré Dan Christman, vice-président exécutif du groupe de produits de stockage Marvell.
Introduit début 2019, CXL est une interface ouverte qui se greffe sur PCIe pour fournir un moyen commun et cohérent avec le cache de connecter les processeurs, la mémoire, les accélérateurs et d'autres périphériques. La technologie est considérée par beaucoup, y compris Marvell, comme le Saint Graal de l'infrastructure composable, car elle permet de dissocier la mémoire du processeur.
La feuille de route approximative des produits présentée par Marvell décrit une vaste gamme de produits CXL, y compris des modules d'extension de mémoire et des technologies de mise en commun, des commutateurs, des accélérateurs CXL et des tissus CXL en cuivre et électro-optiques pour les systèmes au niveau des racks et des centres de données.
Ce ne sont pas des SSD
Avec la première génération de processeurs compatibles CXL d'Intel et d'AMD dont la sortie est prévue cette année, l'un des premiers produits sur la feuille de route de Marvell est une gamme de modules d'extension de mémoire. Ces modules viendront compléter les modules DIMM de mémoire DDR traditionnels et seront dotés d'un contrôleur CXL intégré plutôt que de s'appuyer sur le contrôleur de mémoire embarqué du CPU.
"La DRAM est le composant le plus dépensé dans l'ensemble du centre de données. C'est plus que la mémoire flash NAND. C'est plus que les processeurs", a déclaré Thad Omura, vice-président du marketing de l'unité commerciale flash de Marvell, ajoutant que, traditionnellement, atteindre le haut Les densités de mémoire nécessaires aux charges de travail gourmandes en mémoire ont nécessité des processeurs haut de gamme avec plusieurs contrôleurs de mémoire intégrés.
Avec CXL, désormais "vous pouvez brancher autant de modules que vous le souhaitez", a-t-il déclaré.
Marvell prévoit de proposer ces modules de mémoire CXL dans un facteur de forme similaire à celui utilisé par les SSD NVMe aujourd'hui. En fait, étant donné que les SSD et les modules de mémoire CXL partagent une interface électrique PCIe commune, ils peuvent être mélangés et appariés pour obtenir le rapport souhaité de mémoire et de stockage au sein d'un système.
De plus, étant donné que le contrôleur CXL fonctionne comme un contrôleur de mémoire autonome, les constructeurs de systèmes et les opérateurs de centres de données ne sont pas limités à la mémoire DDR4 ou DDR5.
"Vous souhaitez peut-être utiliser la DDR4 parce que c'est une technologie de mémoire moins chère, mais le processeur de votre serveur ne prend en charge que le dernier contrôleur DDR5", a déclaré Omura. "Maintenant, vous pouvez brancher ces modules DDR4 directement à l'avant" du système.
Les contrôleurs embarqués des modules ont également des implications sur les performances en permettant aux clients d'atteindre la densité de mémoire souhaitée sans recourir à une configuration à deux modules DIMM par canal, affirme Omura.
Bien que Marvell ne se soit pas engagé sur un calendrier précis pour la mise sur le marché de sa première génération de produits CXL, il a déclaré qu'il s'alignait sur les principaux lancements de plates-formes de serveurs, notamment les familles de processeurs Sapphire Rapids d'Intel et Genoa Epyc d'AMD plus tard cette année. .
"Nous n'en sommes qu'aux premières étapes de la mise sur le marché des solutions CXL. Les plates-formes de serveur prenant en charge CXL commencent tout juste à émerger, et les solutions CXL qui suivront devront prouver la proposition de valeur et également être qualifiées dans le systèmes », a déclaré Omura.
Un véritable avenir composable reste dans des années
En fait, de nombreux produits sur la feuille de route CXL de Marvell dépendent de la disponibilité de microprocesseurs compatibles.
Bien que la spécification CXL 2.0 requise pour de nombreux cas d'utilisation plus avancés de la technologie, y compris l'infrastructure composable, existe depuis plus d'un an, les processeurs compatibles d'Intel et d'AMD ne devraient pas être lancés avant 2023 au plus tôt.
Ces technologies incluent la mise en commun et la commutation de mémoire, qui permettront aux opérateurs de centres de données de consolider de grandes quantités de mémoire dans une seule appliance centralisée accessible simultanément par plusieurs serveurs. "Il s'agit d'une valeur considérable pour les hyperscalers qui cherchent à vraiment optimiser l'utilisation de la DRAM", a déclaré Omura.
À ce stade, Marvell pense que les fabricants de puces pourraient commencer à proposer des processeurs qui renoncent aux contrôleurs de mémoire intégrés et s'interfacent directement avec un commutateur CXL pour la mémoire, le stockage et la connectivité aux accélérateurs tels que les DPU et les GPU.
"Les ressources pourront évoluer de manière totalement indépendante", a déclaré Omura.
Avec CXL 2.0, Marvell prévoit également d'intégrer son portefeuille de moteurs de calcul généraux et spécifiques à un domaine directement dans le contrôleur CXL.
Par exemple, ces accélérateurs CXL pourraient être utilisés pour opérer sur des données directement sur un module d'extension de mémoire afin d'accélérer l'analyse, l'apprentissage automatique et les charges de travail de recherche complexes, a déclaré Omura.
Au-delà du rack
Pour l'instant, une grande partie de la feuille de route CXL du fabricant de puces se limite aux communications au niveau des nœuds et des racks. Mais avec l'introduction de la spécification CXL 3.0 plus tard cette année, Marvell s'attend à ce que cela change.
L'année dernière, Gen-Z a fait don de ses éléments de structure à mémoire cohérente au consortium CXL. Ce type de connectivité de structure sera essentiel pour étendre la technologie au-delà du niveau du rack au reste du centre de données.
"L'architecture de rack du futur utilisera pleinement CXL comme structure à faible latence", a déclaré Omura. "Vous disposerez de ressources complètement désagrégées que vous pourrez composer instantanément pour répondre à vos besoins de charge de travail en un clic."
Pour atteindre cet objectif, Marvell prévoit d'utiliser ses investissements dans les sérialiseurs/désérialiseurs en cuivre et la technologie d'interface électro-optique acquise auprès d'Inphi en 2020 pour étendre les tissus CXL sur de longues distances.
"Nous sommes dans une excellente position pour tirer parti de notre technologie de pointe en matière d'électro-optique afin de garantir que CXL offre la meilleure distance, latence, coût et performances possibles sur la connectivité fibre", a-t-il déclaré. "Nous sommes absolument convaincus que cela représente une opportunité de plusieurs milliards de dollars."
À terme, Marvell indique que toutes les ressources de calcul, de stockage et de mémoire seront désagrégées et composées sur plusieurs racks à la volée sur une structure CXL. ®
Obtenez nos ressources techniques
