Taiwan Semiconductor Manufacturing Co. tiene planes sólidos para los próximos años, pero los ciclos de diseño de la tecnología de fabricación de la fundición son cada vez más largos. Como resultado, para abordar todas las necesidades de sus clientes, la empresa tendrá que seguir ofreciendo versiones de medio nodo, mejoradas y especializadas de sus procesos de fabricación.
El éxito de TSMC en los últimos 20 años estuvo condicionado en gran medida por la capacidad de la empresa para ofrecer una nueva tecnología de fabricación con mejoras de PPA (potencia, rendimiento, área) cada año e introducir un nodo nuevo cada 18 a 24 meses mientras mantener rendimientos predeciblemente altos. Pero a medida que la complejidad de los procesos de fabricación modernos alcanza niveles sin precedentes, cada vez es más difícil mantener el ritmo de la innovación y, al mismo tiempo, mantener rendimientos predecibles y principios de diseño simples.
Con el nodo N3 de TSMC, la brecha entre el incremento de N5 (clase de 5 nm) y el incremento de N3 (clase de 3 nm) aumentará a alrededor de 2,5 años, lo que puede plantear algunos desafíos para el cliente clave de la fundición, Apple. La buena noticia es que el seguimiento de N3, N3E, parece estar llegando antes de lo previsto. Mientras tanto, con N2, la cadencia se extenderá a unos tres años, lo que significa en gran medida un cambio estratégico en la estrategia de desarrollo de nodos de TSMC.
N3E: Un nodo de 3nm mejorado incorporado (casi)
N3 de TSMC está configurado para traer mejoras de nodo completas sobre N5, que incluye 10% ~ 15% más de rendimiento, 25% ~ 30% de potencia reducción y una densidad de transistores hasta 1,7 veces mayor para la lógica. Para hacerlo, utilizará más de 14 capas de litografía ultravioleta extrema (EUV) (N5 usa hasta 14, y se espera que N3 use aún más) e introducirá ciertas reglas de diseño nuevas para las capas de litografía ultravioleta profunda (DUV).
| Mejoras anunciadas de PPA de nuevas tecnologías de proceso Datos anunciados durante conferencias telefónicas, eventos, ruedas de prensa y comunicados de prensa | |||||||
| TSMC | |||||||
| N7 vs 16FF+ | N7 vs< br>N10 | N7P vs N7 | N7+ vs N7 | N5 vs N7 | N5P vs N5 | N3 vs N5 | |
| Potencia | -60% | -10% | -15% | -30% | < td>-10%-25-30% | ||
| Rendimiento | +30% | ? | +7% | +10% | +15% | +5% | +10- 15% |
| Área lógica % de reducción (Densidad) | 70% | >37% | - | ~17% | 0.55x -45% (1.8x) | - | 0.58x -42% (1,7x) |
| Volumen Fabricación | Segundo trimestre de 2019 | Segundo trimestre de 2020 | 2021 | < td>H2 2022
TSMC está listo para comenzar a aumentar la producción de chips utilizando su nodo N3 en la segunda mitad del año y entregará el primer comercial lote a un cliente (o clientes) a principios de 2023, que es cuando recibirá los primeros ingresos de N3.
Si bien la tecnología de proceso N3 de TSMC se diseñó tanto para computación de alto rendimiento (que es un término que TSMC usa para describir aplicaciones como CPU, GPU, FPGA, ASIC, etc.) como para teléfonos inteligentes, existe evidencia de que el nodo tiene una ventana de proceso bastante estrecha, lo que dificultaría que los desarrolladores de chips alcancen las especificaciones deseadas. Esto es un problema, ya que aumenta el tiempo de rendimiento y, en última instancia, reduce los márgenes. En un aparente intento de abordar el problema, TSMC ha desarrollado la versión N3E de la tecnología que amplía la ventana del proceso y proporciona mejoras sobre N5.
"N3E ampliará aún más nuestra familia N3 con rendimiento, potencia y rendimiento mejorados", dijo C. C. Wei, director ejecutivo de TSMC.
Originalmente, TSMC planeó comenzar la fabricación de alto volumen (HVM) usando N3E aproximadamente un año después de N3 (es decir, en el tercer trimestre de 2023), pero en los últimos meses surgió el rumor de que TSMC estaba incorporando HVM de N3E en aproximadamente un trimestre debido a pruebas de producción mejores de lo esperado. Durante su conferencia telefónica más reciente, TSMC confirmó que el progreso de N3E se adelantó a lo previsto y que estaba considerando iniciar la producción en masa utilizando esta tecnología, pero no dio más detalles sobre los planes exactos.
"Nuestro resultado N3E es bastante bueno", dijo el jefe de TSMC. "El progreso está adelantado a nuestro cronograma. Y, sí, lo estamos considerando. Hasta ahora, todavía no tenía datos muy sólidos para compartir con ustedes sobre cuántos meses podemos lograr. Pero sí, es está en nuestro plan".
Teniendo en cuenta que los desarrolladores de chips tienen sus propios cronogramas para sus diseños, es poco probable que todos puedan aprovechar la rampa N3E anterior, ya que sus chips también deben pasar todas las iteraciones de preproducción. No obstante, el progreso de N3E mejor de lo esperado es una buena señal en general, especialmente considerando el hecho de que la familia N3 de TSMC tendrá que servir a la industria durante bastante tiempo.
N2: espere los primeros chips en 2026
De hecho, N3 y sus iteraciones evolutivas seguirán siendo las ofertas de vanguardia de TSMC hasta finales de 2025 porque el programa N2 (clase de 2 nm) de la empresa parece bastante conservador.
Cuando TSMC habló por primera vez sobre su N2 en agosto de 2020, no reveló muchos detalles sobre la tecnología (a estas alturas sabemos que adopta una estructura de transistor gate-all-around [GAA]) o su programación, pero indicó que construiría una nueva fábrica cerca de Baoshan, condado de Hsinchu, Taiwán, para este nodo (algunas fuentes llaman a esta nueva instalación Fab 20). Las autoridades taiwanesas aprobaron el plan de construcción a mediados de 2021 y ese plan incluía el inicio de obras a principios de 2022 (a principios de este año, la junta directiva de TSMC aceptó asignaciones de capital para una nueva construcción fabulosa), por lo que creemos que el caparazón se está construyendo mientras hablamos. .
La construcción de la carcasa suele tardar un año o un poco más, luego la instalación del equipo también lleva más de un año, por lo que esperamos que la primera fase de Fab 20 esté lista a mediados de 2024 a más tardar. TSMC espera comenzar la producción de riesgo utilizando su tecnología N2 a fines de 2024 y luego iniciar HVM hacia fines de 2025, lo que significa que la brecha entre la rampa inicial de N3 en el tercer trimestre de 2022 y la rampa inicial de N2 en el cuarto trimestre de 2025 será de aproximadamente tres años.
"Nuestro progreso hasta ahora para el N2 va por buen camino", dijo el Sr. Wei. "Todo lo que quiero decir es, sí, a finales de 2024, [N2] entrará en la producción de riesgo. 2025, estará en producción, probablemente cerca de la segunda mitad o finales de 2025. Eso es nuestro horario."
Teniendo en cuenta la duración de los ciclos de producción de chips modernos, es seguro decir que los primeros chips N2 fabricados por TSMC llegarán a los dispositivos de consumo no antes de principios de 2026.
| Introducción del nuevo nodo de TSMC en los últimos años | |||||||
| N7 | N7P< /td> | N5 | N5P | N3 | N3E | N2 | |
| Tipo de transistor | FinFET | FinFET | FinFET | FinFET | FinFET | < td>FinFETGAA FET | |
| Producción de riesgo | ? | ? | ? | ? | 2021 | 2022 | Finales de 2024 |
| Volumen Fabricación | 2T 2018 | 2T 2019 | 2T 2020 | 2T 2021 | T3 2022 | T2/T3 2023 | Finales de 2025 |
Pero tal vez las divulgaciones públicas de TSMC sobre N2 y Fab 20 son demasiado conservadores. Los analistas de China Renaissance Securities parecen ser más optimistas sobre la preparación de Fab 20 que TSMC, lo que puede ser un indicador de que la fundición podría atraer N2 HVM en una cuarta parte o incluso dos si el proceso de fabricación cumple sus objetivos de rendimiento, potencia y rendimiento.
"También vemos más claridad en torno al cronograma de expansión N2 de TSMC en Fab 20 (Hsinchu)", escribió Sze Ho Ng, analista de China Renaissance Securities, en un informe para clientes. "Se espera que la mudanza de la herramienta comience a fines de 2022, según los planes de la compañía, antes de la producción de riesgos a fines de 2024E con Intel (los 'mosaicos' gráficos de la PC cliente Lunar Lake, mientras que los 'mosaicos' de la CPU se fabrican con 18A de Intel) y Apple siendo los clientes ancla para el soporte de capacidad dedicada".
Mientras tanto, extraer un nodo del cuarto trimestre de 2025 al tercer trimestre de 2025 cuando los clientes alfa ya establecieron sus planes para 2025 puede no tener mucho sentido, pero ciertamente veremos cómo funcionan las cosas con N2.
Más iteraciones de N3
Este año, los clientes de TSMC que necesitan un proceso de fabricación de vanguardia utilizarán la tecnología N4 de la empresa, que pertenece a la familia N5 (junto con N5, N5P, N4P y N4X ). Básicamente, esto significa que un nodo N5 seguirá siendo la oferta más avanzada de TSMC durante tres años consecutivos.
Los nodos N3 también tendrán que servir a los clientes de TSMC durante otros tres años (2023, 2024, 2025), por lo que vamos para ver varias iteraciones de este proceso. Hasta ahora, TSMC ha confirmado formalmente N3E y N3X (que es otra tecnología de fabricación orientada al rendimiento similar a N4X dirigida principalmente a CPU y ASIC de centros de datos), pero esperaría que más nodos derivados de N3 aborden los SoC convencionales en 2024 ~ 2025 .
Teniendo en cuenta que el N3 basado en FinFET de TSMC tendrá que seguir siendo competitivo frente a 3GAP y 2GAE/2GAP de Samsung basado en GAA en 2023 ~ 2025 y 20A (RibbonFET + PowerVia) de Intel en 2024 y 18A (EUV de alta NA) en 2025, los ingenieros de TSMC tendrán que ser bastante creativos con sus mejoras N3.
En el lado de la fundición, TSMC se mantendrá por delante de sus rivales durante bastante tiempo, ya que no se espera que Intel invierta significativamente en su capacidad dedicada a IFS antes de 2025 (por lo que es probable que sus capacidades de 20A y 18A para los clientes de IFS sean limited), mientras que Samsung Foundry tradicionalmente está detrás de TSMC cuando se trata de capacidad de vanguardia y prefiere priorizar a su empresa matriz y clientes estratégicos (por ejemplo, Qualcomm). Pero el liderazgo en tecnología de procesos formales es lo que los ingenieros de TSMC tendrán que mantener con N3 y será difícil hacerlo considerando lo agresivos que son Intel y Samsung.
Se avecinan cambios
Evidentemente, el nuevo desarrollo de procesos y la cadencia de aceleración de TSMC han aumentado a dos años y medio con N3 y aumentarán a tres años con N2, lo que puede ser considerado como una desaceleración importante por sus clientes clave. Mientras tanto, la atracción potencial de N3E es una buena señal que muestra que la empresa puede hacer sus avances dentro del nodo con bastante rapidez. Por lo tanto, la pregunta principal es cuán significativos serán los avances dentro del nodo de TSMC en el futuro. Esta es una pregunta que solo el tiempo responderá.
Mientras tanto, parece que con el ciclo de desarrollo de nuevos nodos de tres años de TSMC, los futuros avances dentro de los nodos serán significativamente más importantes para la empresa y sus clientes que en la actualidad.
