Los investigadores del MIT desarrollaron un chip de circuito integrado (ASIC) específico de la aplicación, en la foto aquí, que se puede implementar en un dispositivo de Internet de las cosas para defender contra ataques de canal lateral basados en energía.Crédito: Foto de chip cortesía de los investigadores, editado por MIT News
Hacia una defensa más fuerte de los datos personales
Los ingenieros construyen un chip de menor energía que puede evitar que los piratas informáticos extraen información oculta de un dispositivo inteligente.
Un paciente de ataque cardíaco, recientemente dado de alta del hospital, está utilizando un reloj inteligente para ayudar a monitorear sus señales de electrocardiograma.El reloj inteligente puede parecer seguro, pero el procesamiento de la red neuronal que la información de salud está utilizando datos privados que aún podrían ser robados por un agente malicioso a través de un ataque de canal lateral.
Un ataque de canal lateral busca recopilar información secreta explotando indirectamente un sistema o su hardware.En un tipo de ataque de canal lateral, un hacker inteligente podría monitorear las fluctuaciones en el consumo de energía del dispositivo mientras la red neuronal está operando para extraer información protegida que "filtra" fuera del dispositivo.
“En las películas, cuando la gente quiere abrir cajas fuertes bloqueadas, escuchan los clics del bloqueo a medida que lo giran.Eso revela que probablemente girar la cerradura en esta dirección los ayudará a continuar.Eso es lo que es un ataque de canal lateral.Solo está explotando información involuntaria y usarla para predecir lo que está sucediendo dentro del dispositivo ", dice Saurav Maji, un estudiante graduado en el Departamento de Ingeniería Eléctrica e Informática del MIT (EECS) y autor principal de un artículo que aborda este problema.
Los métodos actuales que pueden prevenir algunos ataques de canales laterales son notablemente intensivos en poder, por lo que a menudo no son factibles para dispositivos de Internet de las cosas (IoT) como los relojes inteligentes, que dependen del cálculo de menor potencia.
Ahora, Maji y sus colaboradores han construido un chip de circuito integrado que puede defenderse contra ataques de canales laterales de potencia mientras usa mucha menos energía que una técnica de seguridad común.El chip, más pequeño que una miniatura, podría incorporarse a un reloj inteligente, un teléfono inteligente o una tableta para realizar cálculos seguros de aprendizaje automático en los valores del sensor.
"El objetivo de este proyecto es construir un circuito integrado que haga aprendizaje automático en el borde, para que todavía sea de baja potencia, pero pueda proteger contra estos ataques de canales laterales para que no perdamos la privacidad de estos modelos", diceAnantha Chandrakasan, decana de la Escuela de Ingeniería del MIT, profesora de ingeniería eléctrica de Vannevar Bush, y autora senior del documento.“Las personas no han prestado mucha atención a la seguridad de estos algoritmos de aprendizaje automático, y este hardware propuesto está abordando efectivamente este espacio."
Los coautores incluyen a UTSAV Banerjee, un ex estudiante graduado de EECS que ahora es profesor asistente en el Departamento de Ingeniería de Sistemas Electrónicos del Instituto Indio de Ciencias, y Samuel Fuller, un MIT que visita científico y científico de investigación distinguida en dispositivos analógicos.La investigación se está presentando en la Conferencia Internacional de Circuito de Estados Sólidos..
Computing at random
El chip que desarrolló el equipo se basa en un tipo especial de cálculo conocido como umbral informática.En lugar de que una red neuronal opere en datos reales, los datos se dividen primero en componentes únicos y aleatorios.La red opera en esos componentes aleatorios individualmente, en un orden aleatorio, antes de acumular el resultado final.
Usando este método, la fuga de información del dispositivo es aleatoria cada vez, por lo que no revela ninguna información real del canal lateral, dice Maji..Pero este enfoque es más costoso computacionalmente ya que la red neuronal ahora debe ejecutar más operaciones, y también requiere más memoria para almacenar la información confundida.
Por lo tanto, los investigadores optimizaron el proceso mediante el uso de una función que reduce la cantidad de multiplicación que la red neuronal necesita procesar datos, lo que reduce la potencia informática requerida.También protegen la red neutral en sí al encriptar los parámetros del modelo.Al agrupar los parámetros en fragmentos antes de encriptarlos, proporcionan más seguridad al tiempo que reducen la cantidad de memoria necesaria en el chip.
"Al usar esta función especial, podemos realizar esta operación mientras saltamos algunos pasos con menores impactos, lo que nos permite reducir la sobrecarga.Podemos reducir el costo, pero viene con otros costos en términos de precisión de la red neuronal. So, we have to make a judicious choice of the algorithm and architectures that we choose," Maji says.
Los métodos de cálculo seguros existentes como el cifrado homomórfico ofrecen fuertes garantías de seguridad, pero incurren en grandes gastos generales en área y energía, lo que limita su uso en muchas aplicaciones.El método propuesto de los investigadores, cuyo objetivo es proporcionar el mismo tipo de seguridad, pudo lograr tres órdenes de magnitud, menor uso de energía.Al racionalizar la arquitectura de chips, los investigadores también pudieron usar menos espacio en un chip de silicio que un hardware de seguridad similar, un factor importante al implementar un chip en dispositivos de tamaño personal.
“Security matters"
Si bien proporciona una seguridad significativa contra los ataques de canal lateral de poder, el chip de los investigadores requiere 5.5 veces más potencia y 1.6 veces más área de silicio que una implementación insegura de referencia.
"Estamos en el punto en que importa la seguridad.Tenemos que estar dispuestos a intercambiar cierta cantidad de consumo de energía para hacer un cálculo más seguro.Este no es un almuerzo gratis. Future research could focus on how to reduce the amount of overhead in order to make this computation more secure," Chandrakasan says.
Compararon su chip con una implementación predeterminada que no tenía hardware de seguridad.En la implementación predeterminada, pudieron recuperar información oculta después de recopilar alrededor de 1,000 formas de onda de potencia (representaciones de uso de energía con el tiempo) del dispositivo.Con el nuevo hardware, incluso después de recopilar 2 millones de formas de onda, aún no podían recuperar los datos.
También probaron su chip con datos de señal biomédica para garantizar que funcione en una implementación del mundo real.El chip es flexible y se puede programar a cualquier señal que un usuario desea analizar, explica Maji.
“La seguridad agrega una nueva dimensión al diseño de nodos IoT, además del diseño de rendimiento, energía y consumo de energía. This ASIC [application-specific integrated circuit] nicely demonstrates that designing for security, in this case by adding a masking scheme, does not need to be seen as an expensive add-on," says Ingrid Verbauwhede, a professor in the computer security and industrial cryptography research group of the electrical engineering department at the Catholic University of Leuven, who was not involved with this research. “The authors show that by selecting masking friendly computational units, integrating security during design, even including the randomness generator, a secure neural network accelerator is feasible in the context of an IoT," she adds.
En el futuro, los investigadores esperan aplicar su enfoque a los ataques electromagnéticos de canales laterales.Estos ataques son más difíciles de defender, ya que un hacker no necesita el dispositivo físico para recopilar información oculta.
Este trabajo fue financiado por Analog Devices, Inc.El soporte de fabricación de chips fue proporcionado por el programa de transporte de la Universidad de la Compañía de Fabricación de Semiconductores de Taiwán.
